下載
下載

下載手冊、產品規格表、軟體等等:

下載類型
機型或關鍵字

有效進行 DDR5 記憶體介面的驗證和除錯

記憶體技術進步神速 – 您的量測工具可以跟上嗎?

5G 正快速發展並推動各種令人期待的技術成長 – 從擴增實境和人工智慧,以至雲端運算和物聯網。所有資料都必須儲存在某個地方並以前所未有的速度進行存取,這意味著 DDR5 之類的技術真的非常重要。DDR5 改善了頻寬、密度和通道效率,但是更高的資料傳輸率和更快的訊號速度意味著挑戰訊號完整性極限的複雜設計,並要求更高的效能量測,以便達到合規性、進行除錯和驗證。

Tektronix TekExpress DDR5 發射器解決方案是一個自動化系統層級測試應用程式,可讓您快速、有效且可靠地進行 DDR5 設計驗證與除錯,以符合 JEDEC 中定義的 50 多種電子和時序量測需求。

DFE 分析

在存在訊號間干擾 (ISI) 的情況下測試 DDR5 設計時,用於 DDR3/4 除錯的最佳工具不敷使用。我們的 DDR5 系統層級合規性軟體提供了多種自動化工具,以克服新一代 DDR 帶來的挑戰,其中包括:

  • Rx DFE 等化支援,適用於突發式 DDR5 流量的寫入資料眼圖量測
  • 自動量測 JEDEC 中所定義的 50 多個 DDR5 電子和時序參數
  • 可始終如一可靠地區分讀取與寫入脈衝的新算法
  • 已增強自動化功能的新合規性應用程式架構,可減少測試時間並協助您更快地將設計推向市場
DDR5 DFE Analysis
DDR5 Debug

除錯和驗證

TekExpress DDR5 發射器解決方案將控制權交回給使用者。使用者定義的擷取模式可讓您藉由自訂示波器設定 (例如取樣率、記錄長度和頻寬等) 來執行 DDR5 JEDEC 合規性測試。

獨立的 DDR5 DFE 應用程式可讓您完全掌控 DFE 增益和 4 Tap 值。這麼一來,您就可以執行自己的內部測試方案,而不是由 JEDEC 定義或控制。此外,您還可執行量測相關性的模擬,以微調模擬模型,並藉由變更 4 Tap 和增益值來進行假設分析。

SDLA

驗證 S 參數通常是 DDR5 設計去嵌化時的主要考量。利用改善的無源性檢查、連接埠指定和繪圖功能,串列資料連結分析 (SDLA) 不僅可增強 S 參數檔案驗證,還可改善靈活性、節省時間,以及提高對去嵌化程序的信心。而其他除錯軟體工具則需要您完成整個程序,才能找出結果。TekExpress DDR5 發射器解決方案可讓您在早期階段偵測問題,進而提升設計除錯和最佳化的效率。SDLA 功能也很適合用於 DFE 分析。

如需詳細資訊,請在這裡查看我們的 SDLA 應用程式注意事項。

SDLA Analysis