與我們聯絡

與 Tek 業務代表即時對談。 上班時間:上午 6:00 - 下午 4:30 (太平洋時間)

致電

請致電

與 Tek 業務代表即時對談。 上班時間:上午 8:30 - 下午 5:30 (太平洋時間)

下載

下載手冊、產品規格表、軟體等等:

下載類型
機型或關鍵字

意見回饋

DDR

有效進行 LPDDR5 記憶體介面的
驗證和除錯

5G 即將到來 – 您的測試軟體跟得上嗎?

關於 5G,我們還有許多不了解的地方。但我們知道其速度極快,將帶領現有的智慧型手機前往下一個層級,我們將有更高的解析度、擴增/虛擬實境及更強大的遊戲體驗。與 LPDDR4 相比,LPDDR5 DRAM 可藉由大幅提升的資料傳輸和電源效率來支援 5G 規格。更高的資料傳輸率和更快的訊號速度,代表挑戰訊號完整性極限的複雜設計,並要求更高的效能量測,以便達到合規性、進行除錯和驗證。

Tektronix LPDDR5 發射器解決方案是一個自動化系統層級測試應用程式,可讓您快速、有效且可靠地進行 LPDDR5 設計驗證與除錯,以符合 JEDEC 中定義的 50 多種電子和時序量測需求。

加速上市時間

雖然 DRAM 驗證是產品開發中確保設計品質的必要步驟,但也十分耗時且費工。而縮小這項挑戰的一種方式就是盡可能減少手動測試。我們的 LPDDR5 發射器解決方案可自動化 LPDDR5 的訊號完整性測試,讓您的總測試時間縮減一半。此方式可減少整體的回饋及測試週期,讓公司更快速地將產品上市。

Accelerate Your Time to Market LPDDR5
LPDDR5 Debugging and Validation

除錯和驗證

Tektronix 的 LPDDR5 發射器解決方案將控制權交回給使用者。使用者定義的擷取模式可讓您藉由自訂示波器設定 (例如取樣率、記錄長度和頻寬等) 來執行 LPDDR5 JEDEC 合規性測試。

讀取/寫入脈衝分離一直是記憶體驗證工程師的主要問題。通常,您無法在系統層級上控制 DDR 匯流排上的資料流量。LPDDR5 發射器解決方案採用改良的新脈衝分離算法,不僅可以同時進行讀取/寫入脈衝檢測,還可以改善測試時間和準確度。

SDLA

驗證 S 參數通常是 LPDDR5 設計去嵌化時的主要考量。利用改善的無源性檢查、連接埠指定和繪圖功能,串列資料連結分析 (SDLA) 不僅可增強 S 參數檔案驗證,還可改善靈活性、節省時間,以及提高對去嵌化程序的信心。而其他除錯軟體工具則需要您完成整個程序,才能找出結果。Tektronix 的 LPDDR5 發射器解決方案可讓您在早期階段偵測問題,進而提升設計除錯和最佳化的效率。SDLA 功能也很適合用於 DFE 分析。

如需詳細資訊,請在這裡查看我們的 SDLA 應用程式注意事項。

DDR5-SDLA-Analysis
Tektronix LPDDR5 Probes

P7700 TriMode 探棒

LPDDR5 DRAM 的省電功能之一是能夠在以 1600 Mbps 或更低的資料速率執行時,選擇將三個差動訊號 CK、WCK 和 RDQS 變更為單端訊號。根據使用情況,此單端模式可能需要與預設的差動模式一起進行全面測試。搭配最新同軸探棒頭的 P7700 系列 TriMode 探棒,可讓您透過單一探棒設定,來量測差動和單端訊號,而無需將探棒拆焊。此方式可簡化測試 LPDDR5 DRAM 單端模式的探棒設定。