TW

目前地點

×
TW

選取下面的區域以變更地點:

切換功能表
TW

目前地點

×
TW

選取下面的區域以變更地點:

與我們聯絡

與 Tek 業務代表即時對談。 上班時間:上午 6:00 - 下午 4:30 (太平洋時間)

致電

請致電 1-800-833-9200

與 Tek 業務代表即時對談。 上班時間:上午 8:30 - 下午 5:30 (太平洋時間)

下載

下載手冊、產品規格表、軟體等等:

下載類型
機型或關鍵字

高效能混合訊號設計的除錯與驗證

高效能類比和數位混合系統發展效能的同時,也不斷提高其複雜性。設計人員必需迅速找出並分析各種問題,從如串擾或抖動等訊號完整性問題,到如設定和保持違規或丟棄的封包等匯流排故障問題。本應用摘要探討了在混合訊號環境中設計驗證和除錯的省時技術。文件中將使用在高速串列、FPGA 和數位 RF 設計中的範例來強調這些技術。